四．基于ASIC/FPGA的方案的好处
ASIC和FPGA 半导体技术切实降低了元件功耗、增加了密度。用这些技术生成的系统的容量要比传统技术生成的系统大一个数量级，并且能和现有的DSP技术的系统相兼容，这些好处在提供新的和改进的业务时能降低总成本，非常有利于这种新技术的推广。
1．增加密度和扩大容量
和大部分基于处理器实现的打包/汇聚功能不同，ASIC/FPGA联合处理器能够同时处理数千个语音通道信号，并且在发送和接收处理时确实没有处理延时。同时，ASIC/FPGA技术实现的系统吞吐量要比基于处理器的系统高一个数量级。此外，由于ASIC/FPGA联合处理器的独特内部结构，能使这种系统线性扩容到很大的容量。
2．提高性能
对于压缩和回声抑制功能来说，ASIC联合处理器的实现明显要比DSP实现在密度、能耗、成本方面具有更好的效能。即使考虑上DSP供应商由于硅半导体制造技术的进步而改善了DSP的性能，硬件的ASIC联合处理器的实现方式在性价比方面仍有10倍的优势。这主要有两个原因：
● 生产ASIC要比生产处理器用更少的硅：
● 用于特定任务的、专用的、基于硬件的算法可以得到很好的优化，运行会更高效，而通用DSP设计用于支持太多的功能，没法对特定任务进行优化。
（请参看补充材料＜为什么ASIC/FPGA总有高性能和低成本＞)。
显然，基于硬件的联合处理器比纯软件的实现在性能上有很大的改进，这正是PC视频联合处理器能迅速占领市场的主要原因，因为在过去的四分之一世纪里由通用处理器实现的视频处理，和这种联合处理器的实现相比有巨大的性能差距。从长远发展的角度看，当某些业务功能需要更强的计算能力时，使用专用基于硬件的联合处理器就比使用通用处理器更具有工程上和经济上的意义。当前，系统构筑师和工程师们在设计未来的高密度VoP网关和交换机时，就面临这样的问题。
由于在增加密度和提高性能方面的出色表现，导致了每通道成本的下降，这成为ASIC/FPGA技术能广泛应用于简单语音编码器、协议支持和回声抑制的有力依据。图6显示了在各种网关应用中，ASIC/FPGA方案比DSP或VP方案每端口成本节省的比例。目前可用的ASIC联合处理器能实现G.711（无压缩）和G.726（2/4:1压缩算法）功能，这种实现的成本要比用DSP或VP实现低得多。这一配置的VP实现要比DSP实现节省33%-60%的成本，而ASIC实现戏剧性地降低了成本，只有VP实现成本的1/10到1/6。类似地，G729a（8：1压缩比）和AMR（用于3G无线的适应性多比率压缩）的实现只需要1/17-1/13的成本。（基于最新的ASIC设计可行性分析而作的估计――不包括G.729a版权所涉及的硬成本)。这就很容易看出NPN网关开发商为什么会转移到基于ASIC的设计上来。
|
相对每端口节约的成本
|
|||
|
配置
|
VP比DSP
|
ASIC比DSP
|
ASIC比VP
|
|
G.711
打包 回声抑制 |
0－30％
|
10倍
|
6－10倍
|
|
G.726
打包 回声抑制 |
40－60％
|
16倍
|
6－10倍
|
|
G.729a
打包 回声抑制 |
25－35％
|
17倍
|
10－12倍
|
|
AMR
打包 回声抑制 |
0－25％
|
17倍
|
13－17倍
|
图6 DSP、VP和ASIC／FPGA实现的网关每通道成本比较
ASIC使网络业务提供商也能从长期运营中得到降低成本的好处，因为能耗和机房租金是运营成本的一大块，所以降低功耗和增加密度都能为网络业务提供商节约设备运营成本。同时，网络设备供应商也能节约生产成本、产品支持成本和保证/维护成本，因为ASIC技术降低了这些工作的劳动强度。(软件产品和服务需要做更多的工作)。这种节省还会回馈到网络业务提供商那里。
ASIC/FPGA半导体技术的出现，结合原有DSP技术，为下一代接入网关描绘了一幅生动的前景。新的专用联合处理器为传统设备提供了兼容的、革命性的解决方案，使得原有功能可以被一个一个地替换，保持系统原有的运作方式，这一解决方案具有重要的经济意义。
总的来说，ASIC/FPGA方案能为设备供应商带来好处，并把这些好处延续到业务提供商那里，这些好处包括：
● 降低产品成本
● 减少运营成本
● 提供高性能
● 提供高可扩容能力，以满足迅速增长的用户需求。
由于在密度、功耗和成本方面具有极为明显的效益，今天的系统设计师在设计高密度VoP网关和交换机时，没法不考虑使用ASIC和FPGA技术。
NMS通信公司在其产品应用ASIC/FPGA技术方面处于领先的地位。在公司的PowerAccess系列宽带网产品中广泛使用了ASIC/FPGA技术，为当前的综合业务网接入网关在密度、规模和整体性价比方面获得明显的效益。公司将继续利用ASIC技术，在整个产品线中开发新的功能。请登录公司网站
www.nmscommunications.com了解详细信息。
要搭建高密度的VoP网关和交换机，必须用某种形式的硅半导体技术来实现三个基本功能：打包/汇聚/仲裁、回声抑制和压缩。
1. 打包／汇聚／仲裁
打包、汇聚和仲裁专注于将数字语音打包成数据包和在数据包内进行格式处理，数字化语音可以是压缩的，也可以是非压缩的。
打包是指从TDM（时分多路复用）源取出数字化非压缩语音流，把它们安排到一个个的数据包里，提供给VoIP、VoATM或其它网络设备作后续处理。与打包对应的另一端处理是解包。目前，一般使用通用或RISC处理器以单独（也就是PowerPC或其它派生处理器）或嵌入的方式（也就是在ASIC之内）实现这一功能。
汇聚是指取出数字化语音（是已经用DSP或VP压缩到数据包内的IP或ATM流），并重新组合成完整的数据包，提供给VoIP、VoATM或类似的网络设备作后续处理。这一功能同样使用通用处理器以单独或嵌入的方式来实现。
仲裁是指取出承载压缩或非压缩语音的、使用特定加密和格式化协议的数据包，并把它们以线速转换成其它协议。在3G无线网关里，仲裁取出无线网格式（就是ATM格式）的包重新格式化成IP格式的包。由于汇集的无线/IP业务非常新，目前还没有专门的芯片用于这一功能。
2． 回声抑制
回声抑制是指在语音通道中消除回声的能力。在传统的有线电话系统，一旦通话双方中的一方挂上普通模拟电话机，另一方就能听到一个明显的回声，包括99%的有线电话，或者说是所有的家庭电话，都会产生这样的回声。当说话的声音和返回的回声延迟大于25ms时，回声就显得令人烦恼。
在传统的有线电话系统中，只有通话距离3000公里以上，回声延迟才会大于25 ms。这种呼叫在传统电话呼叫中少于1%。为了解决这一回声问题，长途电话运营商在长途电路中安装了回声消除器（如跨洲电路、跨国电路或卫星电路）。通话回声的控制在早期是通过避免通话双方同时说话来实现的，但这会导致通信的延迟和间断。大部分的无线网络都采用了新的回声抑制技术代替旧的回声控制技术，从而解决了这一问题。但与一些未发展起来的国家的通话质量仍不理想，无线用户在多个无线系统反复认证时也有类似情况，效果就和在一个混合网通话一样。
在VoP电话系统中，要求100%地消除由于人为延迟而引起的在通信话路上的回声。因此，在未来的十年里，回声抑制技术在电话系统中的应用会经历100倍的迅猛增长，成为VoP市场里获得成功的重要技术。目前普遍使用单独的或嵌入式的（VP）DSP来实现回声抑制功能。
3． 压缩
未压缩的数字化语音通常需要64千比特每秒（kbps）的数据传送速率。当VoP技术最初在二十世纪九十年代中叶推出的时侯，压缩是非常重要的，因为那时最快的电话调制解调器只有28
kbps。各种语音编码技术，如：ITU G.726，G.723，G.729，G.728就是在那些年头里开发出来的，用于提供高达8:1甚至更高的压缩率，以减少传送所需的带宽。
然而，随着越来越来多的宽带基础设施投入使用，VoP系统对压缩的实际需求越来越少。本地接入系统也在得到推广应用，包括工作在384kbps甚至更高速率的DSL和接近1Mbps的电缆调制解调器。长途传输和大城市数字网由于配备了DWDM（密集波分复用）光传输系统，使得带宽爆炸式增长。举例来说，现在VoDSL网不配置压缩功能或只配置最低限度的压缩功能（ADPCM2:1）。这是因为压缩不但要增加成本，而且还会产生延时和其它影响语音质量的问题（比如：代码转换限制）。这些问题严重限制了网络传递和维持语音质量的能力，特别是对复杂的、多运营商的混合网络来说，更是这样。
在未来十年中，压缩有可能保住其重要性的唯一语音市场是无线市场。相对于有线系统而言，这种媒介的可用带宽永远是有限并且昂贵的。目前，回声抑制和压缩功能一般都由DSP以单独或嵌入方式实现。
4． 每种VoP功能的成本构成
如图4所示，是一个典型VoP系统大约的相对成本构成。第一根柱图代表无压缩语音业务，而第二根柱图代表压缩语音业务。这个柱形图说明：回声抑制和压缩是实现这类网关的语音处理技术中成本最高的两个功能。如果这两种业务功能通过某一技术实现而能在密度和功耗方面得到一个数量级性质的改善，那麽人人都能从中受惠。
图4 VoP网关功能的相对成本构成
ASIC/FPGA设计的两个固有特征是：硬件实现和基于硬件的算法。这使得这些技术能为VoP网关功能带来高性能和低成本。
1. 硬件实现
特定功能的硬件实现（就是门一级的设计）相对于软件实现（基于处理器的设计）来说，总是会有实质性的经济实惠和显蓍的性能提高。这是因为：在硬件实现中象程序存贮器和程序控制逻辑那样的处理元素都不再需要，并行而且高速流水线式的运行单元的实现简单并且可以高度优化，算术运算单元（ALU）可以根据运算的种类和大小充分优化。就象搭便车一样，由硬件实现获得的性能效益也可以通过把软件实现移植到下一代的硅半导体技术（比如从0.18微米转移到0.13微米）来获得。DSP目前正是从这种半导体技术优势获益，而ASIC技术所采用的半导体技术要滞后一代。但由于它使用了基于硬件的算法而得到了补尝，并在总成本和性能上有更大的优势。
2. 基于硬件的算法
由于DSP算法设计用于各种广泛的应用――语音信号处理、调制解调器、传动系统，各种工业应用、消费品应用，等等――它们的结构设计要考虑到所有这些应用需求，在那些经常会有严重分歧的需求上做出合理的折衷。为了尽可能满足最大范围的应用，必须在偏爱计算引擎还是内部程序和数据存贮器上做平衡，所以某些可用算法在DSP不能得到很好的支持，或根本就不支持。
特定功能的ASIC或FPGA实现就不受这些限制，所以，通过建立专门的硬件来实现信号处理功能或算法，要比通过软处理器的方式实现提高10到100倍的效能。
3. 实现例子
一个很好的例子就是G.726 ADPCM压缩功能的实现。现有一般用于VoP系统的高级通用DSP（如TI5441），由于它支持许多VoP功能的多功能性，能够同时处理大约50个话音通道的ADPCM压缩（和解压缩）。这样的DSP支持的密度性能大约是每平方毫米硬件面积一个话音通道。比较而言，一个完全由硬件实现的ADPCM功能支持的密度性能大约是每平方毫米硬件100个话音通道，这比典型的DSP实现有100倍的性能提高！利用基于硬件的ASIC和FPGA联合处理器来实现其它的压缩和回声抑制功能，会得到类似的效能。